MONTAJE - 10 CIRCUITOS PRACTICOS CON SEGUIDORES DE FUENTE
   
  Describimos a continuación 10 circuitos muy sencillos, utilizando FETs, que pueden ser de gran utilidad en el banco de trabajo de todo técnico, estudiante o hobista de electrónica.
   
  - DESARROLLO
   
 

Casi cualquier configuración de seguidor de fuente puede cubrirse con diez circuitos básicos, y considerando los parámetros relacionados, un diseñador puede conseguir un comportamiento consistente a pesar de las variaciiones inherentes del dispositivo. Existen dos conexiones básicas para seguidores de fuente, con realimentación de compuerta y sin ella, y por simplicidad las consideraremos separadamente.

POLARIZACION SIN REALIMENTACION:
El circuito de la figura 1 corresponde a una disposición de auto polarización en la cual la caída sobre Rs polariza la compuerta por medio de Rg. Ya que no se desarrolla voltaje entre la compuerta y la fuente Vgs cuando Ip = 0, la línea de carga pasará por el origen. Usando al 2N4339 como ejemplo en todos los casos, la corriente de drenaje en reposos está entre 0.25 y 0.55 mA cuando Rs = 1 k ohm. Entonces la tensión de salida en reposo estará entre 0.25 y 0.55 V.

Una disposición similar a la anterior pero con una fuente negativa agregada (-Vss) se observa en la figura 2. Esto tiene la ventaja sobre el circuito del a figura 1, ya que la señal de entrada puede ir en su parte negativa hasta casi (-Vss). Las dos líneas de polarización que se aprecian en la figura 2 son para Vss = -15 V y para Vss = -1.6V. En el primer caso la tensión de salida en reposo está entre +0.18 y +0.74V, en el segundo caso entre +0.3V y +0.82V.

   
 
   
  En el circuito de la figura 3 una fuente de corriente mejora la estabilidad de la corriente de drenaje (Ip), luego la línea de polarización será una línea horizontal cuando Ip = corriente constante. Para Ip = 0.3mA la tensión de salida en reposo está entre = 0.15V y 0.7V.

El cuarto circuito (figura 4) es similar al de la figura 3, con la excepción de que la fuente de corriente es el FET A que permite una corriente constante, el valor de la cual corresponde a Vgs = 0 volt. Debe considerarse que el FET A va perdiendo linealidad en su corriente a medida que Vds se aproxima a cero, de modo que esta técnica puede usarse solamente para polarizar efectos de campo que tiene un valor de tensión de corte más alta que la del FET que forma la fuente de corriente.
   
 
   
  El circuito de la figura 5 se consigue empleando un par de efectos de campo apareados, uno como seguidor de fuente y el otro como fuente de corriente, el punto de operación de la corriente de drenaje Idq está determinado por Rs2. En este caso (1.5 k ohm) la corriente de drenaje estará entre 0.2mA y 0.42mA (como se ve por las intersecciones). Sin emabrgo como ambos fets están apareados, Vgs1 = Vgs2, y ya que Id1 = Id2, haciendo Rs1 = Rs2 la tensión entre A-B será igual a C-D que en este caso es cero. Esta disposición exhibe una salida igual a cero o casi cero, y si los fets están apareados en temperatura en el punto Id, este circuito tendrá desplazamiento por temperatura igual a cero o muy próximo a cero.
   
  POLARIZACION CON REALIMENTACION
Los circuitos siguientes aparecen en la misma secuencia que antes para que sea más fácil su comparación. En cada caso Rg, se retorna a un punto tal que existe una realimentación unitaria para el extremo inferior de Rg, Si el valor de Rs está elegido tal que el retorno de Rg es de cero voltios (excepto el circuito de la figura 6), luego la diferencia entre la entrada y la salida es de cero volt. R1 es normalmente mucho mayor que Rs.

La disposición del circuito de la figura 6 es útil para circuitos acoplados en alterna, y con Rs<<R1 tiene una realimentación casi unitaria. La línea de polarización está determinada por el valor de Rs. Sin embargo la línea de carga de salida es la suma de c. El voltaje de realimentación Vfb en la unión de Rs/R1) está determinado por la intersección de esta línea de carga (Rs+R1) con el eje Vgs. La tensión de salida en reposo es (Vfb-Vgs). En este caso Rs puede variarse para dar una salida cero. Con referencia al gráfico de la figura 7, vemos que Rs estará entre 670 y 250 ohm. La línea de carga intercepta al eje Vgs eb (Vss = -Vgg = -15V). Nótese que esta línea de carga no es perfectamente plana, tiene una pendiente de (-1/50 k ohm) porque la fuente de corriente no es perfecta, teniendo no obstante una impedancia alta.
   
 
   
 

En el circuito de la figura 8, R1 se ha reemplazado por una fuente de corriente ideal, y ésta tiene, teóricamente una impedancia infinita, la línea de carga es ahora perfectamente plana.

Tomando la salida desde la parte superior de Rs (figura 9), la impedancia de salida se reduce y Rs debe ser ajustada para que el ciclo funcione correctamente. La línea de corriente constante (Is = 0.3mA) y el efecto de un resistor de fuente de 1 k muestran una tensión de salida entre 0.2 y 0.72V. La intersección entre la línea de carga Rs y el eje Vgs determina el voltaje Vfb en la unión de Rs y la fuente de corriente. Para Rs = 1 k ohm, Vfb estará entre -0.1V y -0.45V. Ya que Vfb aparece en la compuerta, debe ser cero si la impedancia de continua del circuito debe ser preservada. Esto se consigue modificando Rs (líneas de puntos) con lo que se consigue el circuito de la figura 8.

El circuito de la figura 10 es idéntico al de la figura 5, excepto que se le agrega realimentación para aumentar la impedancia de entrada.

   
 
   
  RESUMEN:
Los circuitos 1, 5 y 6 pueden aceptar solamente señales positivas y pequeñas señales negativas, ya que los resistores de fuente están a masa. Todos los otros circuitos, pueden manejar señales negativas y positivas limitadas solamente por las tensiones disponibles y la tensión de ruptura del dispositivo empleado. Los circuitos 3, 4, 5, 8, 9 y 10 emplean fuentes de corriente para aumentar la estabilidad y ganancia. De estos 4, 5 y 10 usan fets como fuentes de corriente. Los circuitos 5, 7 y 10 emplean un resistor de fuente Rs, el que puede seleccionarse para tener una tensión de salida en reposo igual a cero. Los circuitos 5 y 10 emplean fets apareados. Rs se selecciona para tener una Id cerca del punto de corriente de buena estabilidad. La diferencia entre la salida y la entrada es cero.
   
 
Ing. Arnoldo C. Galetto - cargal@ciudad.com.ar