DIGITALES - MEMORIAS - ORGANIZACION INTERNA
   
  En la edición anterior de Saber Electrónica hablamos de las memorias necesarias para que un microprocesador pueda funcionar correctamente. Vimos que estas memorias poseen una organización interna y que se comunican con el micro por medio de "sensores" dentro de lo que se denomina "arreglo lineal"; en esta nota veremos cómo deben ser esos sensores.
   
  - Desarrollo
   
  Tal como vimos en la edición anterior, existen dis tipos de modelos de organización interna de las memorias:

- Lineal
- Matricial

La figura 1, muestra los bloques básicos de un arreglo lineal.

Tal como vimos, el decodificador de direcciones es un circuito que contiene 2 n lineas de salida y n líneas de entrada. Para cada combinación entre las n líneas de entrada, se selecciona una y sólo una línea de salida.
   
 
   
 
Ahora bien, debido a las características del decodificador "una sola línea de salida está activa con una combinación entre las n líneas de entrada", la cual nos permite compartir los sensores de entrada / salida. Habrá un sensor por cada bit que forma una palabra. Ese sensor posee una estructura como la mostrada en la figura 2.

La figura 3 muestra la organización de una memoria según un arreglo matricial. De ese diagrama en bloques podemos decir lo siguiente:
   
 
a. Las líneas de direccionamiento se dividen en dos grupos. Unas líneas entran al decodificador en x y otras en y.
b. Las líneas de salida de los decodificadores activan a una sola celda del bloque de celdas de almacenamiento.
c. Las celdas de almacenamiento deben contener dos líneas de entrada de selección, una en x y la otra en y.
d. Ya que las combinaciones entre las líneas de direccionamiento son únicas, requerimos un solo sensor de lectura / escritura para todo el arreglo.
e. Un parámetro útil en todo tipo de memoriia es su densidad (D), donde: D = Nº de palabras por Nº de bits de la palabra.
   
 
   
 
para el diagrama lógico de una memora de 16 palabras de 1 bit cada palabra, tendríamos lo siguiente:

D = 16 x 1 = 16 modos de direccionamiento

Esto significa que precisamos 16 combinaciones posibles y para conseguirlas son necesarias 14 líneas de direccionamiento, ya que:
   
 
   
  Luego, podemos tener un arreglo como el mostrado en la figura 4.
   
 
   
  - EXPANSOIN DEL NUMERO DE BITS DE LA PALABRA
   
  Cuando se desea mantener fijo el número de direcciones y aumentar el número de bitsn de la palabra, debemos determinar el número de circuitos integrados que requiere el circuito resultante (arreglo). Para conseguir este arreglo, se conectan en paralelo las líneas de direccionamiento de los integrados y se dejan libres las líneas de lectura/escritura asignándoles un peso.

De esta manera, y teniendo en cuenta el diagrama de la figura 4, en la figura 5 podemos ver la configuración correspondiente a una memoria de 16 palabras y 4 bits por cada palabra.
   
 
   
  Note que tenemos ahora 4 líneas para direccionar las palabras y 4 líneas para acceder a cada bit de dicha palabra (líneas de entrada y salida de datos).

En la figura 6 se muestran dos formas simplificadas de dibuajr el esquema en bloques analizado.
   
 
   
  Pero tenemos otras formas de expandir la "capacidad de una memoria". Cuando se desea aumentar el número de localidades de memoria manteniendo constante el número de bits de palabra debemos hacer lo siguiente:

- Determinamos el número de integrados que requiere el arreglo.
- Conectamos en paralelo las líneas de entrada/salida (I/O, por sus siglasn en inglés) de datos (cada una con la del mismo peso)
- Hay que conectar en paralelo todas las líneas de dirección (cada una con la del mismo peso)
- Las líneas que sobran tienen que conectarse a las líneas CS de cada circuito integrado.

En la figura 7 se muestra una configuración de 32 palabras de 4 bits a partir de circuitos integrados de 8 palabras de 4 bits.
   
 
   
 
Autores: Luis Urrieta Pérez y Pablo Fuentes Ramos